在数字电子电路中，加法器是一种用于进行二进制数相加的重要电路。它是计算机中常用的一种逻辑电路，用于将两个二进制数相加并输出结果。加法器通常由逻辑门和/或触发器组成，可以实现不同精度和位数的加法运算。

加法器电路图通常由若干个全加器组成。全加器是一种三输入门电路，可以用于对两个二进制数位的相加并处理进位。在加法器电路图中，两个二进制数（即加数和被加数）分别通过输入端输入到全加器中。全加器还有一个额外的输入称为进位输入，用于处理进位。

在加法器电路中，每个全加器都负责对应位置的位相加并处理进位。位相加的结果通过输出端输出，并传递到下一个全加器的进位输入上。这样，加法器就可以实现多位数的相加操作。

加法器电路图中，还可以加入多个级联的全加器，以实现更高位数的加法运算。通过逐级级联，可以构建出任意位数的加法器。而且，加法器电路也可以与其他逻辑电路连接，用于构建更复杂的电路，如乘法器、除法器等。

加法器电路图中的逻辑门可以采用不同的实现方式，如传统的离散逻辑门、集成电路芯片等。现代的计算机中，加法器电路已经集成到计算机芯片中，以实现快速而高效的加法运算。这些芯片中的加法器电路使用了先进的CMOS技术，具有更小的功耗和更高的性能。

总结来说，加法器电路图是数字电子电路中的一种重要电路，用于实现二进制数相加的功能。它由全加器组成，可以实现不同位数和精度的加法运算。加法器电路图可以级联构建出任意位数的加法器，并可以与其他逻辑电路连接以构建更复杂的电路。现代的计算机芯片中已经集成了高效的加法器电路，以实现快速而高效的加法运算。