一、什么是 IDDQ 测试

IDDQ（Quiescent Supply Current）即“静态电源电流”。

它指的是 CMOS 电路在稳定逻辑状态下，从电源端吸收的静态电流。

正常情况下：

CMOS 电路在稳定状态时，PMOS 与 NMOS 不会同时导通，因此静态电流极小，通常只有微安级甚至纳安级。

但如果芯片内部存在制造缺陷，例如：

• 栅氧化层击穿

• 金属短路

• 漏电异常

• 桥接故障

• 晶体管损伤

• 工艺污染

则会导致异常直流通路形成，使静态电流明显增大。

IDDQ 测试的核心思想就是：

通过测量芯片静态工作时的电源电流大小，判断芯片内部是否存在潜在缺陷。

二、IDDQ 测试原理

CMOS 电路最大的特点之一，就是理论上的静态功耗极低。

例如：

当 CMOS 反相器处于稳定状态时：

• 输入为高电平：

• NMOS 导通

• PMOS 截止

• 输入为低电平：

• PMOS 导通

• NMOS 截止

两种情况下都不会形成 VDD 到 GND 的直通路径，因此静态电流接近于零。

正常 CMOS 状态：

VDD
 |
PMOS（导通）
 |
输出
 |
NMOS（截止）
 |
GND

但如果出现内部短路：

VDD
 |
PMOS（导通）
 |
短路缺陷
 |
NMOS（导通）
 |
GND

此时会形成明显漏电流。

因此：

异常 IDDQ 往往意味着芯片内部存在物理缺陷。

三、IDDQ 可以检测哪些缺陷

IDDQ 测试对“漏电型缺陷”特别敏感。

常见可检测问题包括：

1、桥接短路（Bridging Fault）

两个原本不应连接的节点发生短接。

这是 IDDQ 最经典的检测对象。

例如：

• 金属层残留

• 光刻偏移

• 制程污染

都会导致桥接。

2、栅氧击穿

MOS 管栅氧化层受损后，会产生异常漏电。

IDDQ 可快速发现：

• ESD 损伤

• 工艺缺陷

• 老化问题

3、晶体管漏电异常

包括：

• 亚阈值漏电

• PN 结漏电

• 热载流子损伤

这些都会提升静态电流。

4、Latch-up（闩锁）

CMOS 内部寄生 SCR 导通后：

会形成大电流路径。

IDDQ 能有效识别此类风险。

5、制造残缺

例如：

• 金属毛刺

• 接触孔污染

• 多晶硅缺陷

• 杂质污染

四、IDDQ 测试流程

标准 IDDQ 测试一般包含以下步骤：

1、输入测试向量

ATE（自动测试设备）向芯片输入特定逻辑状态。

2、等待稳定

等待逻辑翻转结束。

避免动态电流干扰。

3、测量静态电流

测试设备读取：

I_DDQ

即芯片静态电源电流。

4、与阈值比较

若：

IDDQ > 阈值

则判断芯片可能存在缺陷。

五、IDDQ 测试的核心优势

1、能发现功能测试无法发现的问题

很多芯片：

功能测试全部通过。

但内部实际上已经存在：

• 微短路

• 漏电

• 潜在失效

这些问题：

功能测试可能完全无法覆盖。

而 IDDQ 可以提前发现。

2、对微小缺陷极其敏感

即使是：

• 极细金属残留

• 轻微氧化损伤

也可能导致静态电流变化。

因此：

IDDQ 属于高灵敏度测试。

3、提升长期可靠性

很多产品：

出厂时功能正常。

但数月后失效。

原因往往是：

内部潜在缺陷逐渐恶化。

IDDQ 能提前筛除：

“亚健康芯片”。

4、特别适合高可靠行业

广泛用于：

• 航空航天

• 汽车电子

• 医疗设备

• 军工系统

• 工业控制

因为这些行业：

不能接受潜在失效。

六、IDDQ 的局限性

虽然 IDDQ 非常强大，但随着先进工艺发展，其难度也越来越高。

1、先进工艺漏电本身就很大

进入：

• 90nm

• 65nm

• 28nm

• 7nm

后：

晶体管天然漏电急剧上升。

正常芯片本身的静态电流已经很高。

导致：

缺陷电流与背景漏电难以区分。

2、测试时间较长

IDDQ 需要：

• 加向量

• 等待稳定

• 精密测量

速度明显慢于普通功能测试。

因此：

大规模量产中成本较高。

3、对模拟芯片不友好

模拟电路：

本身就存在静态偏置电流。

很难建立统一阈值。

4、对动态故障无能为力

IDDQ 主要检测：

静态漏电问题。

对于：

• 时序错误

• 建立保持失败

• 高频异常

效果有限。