电容是电子产品开发过程中，一个无法绕开的产品，电容虽小，作用却很大，基本上任何一个电子产品上，都会有各种各样的电容产品。每当我们拆开一个小小的电子产品时，总是会看到一些米粒大小的电子元器件，这里面其中就包含了电容产品。

虽然电容产品与人们的日常生活关联不大，但是对于电子开发人员来说，却有着特殊的紧密联系。今天我们就从开发人员的角度来为大家，介绍一下电容的相关知识，让普通的消费者无需从专业的角度，也能够理解电容，认识电容。

电容的频率有哪些特征？从电路的角度上来看这个问题的时候，我们会发现电路上存在驱动的源和被驱动的负载。每当负载的电容比较大的时候，驱动电路就要实现电容充电、放电，在旌旗灯号的跳变，在回升沿比拟峻峭的时间，电流比较大，如许驱动的电流就会吸取很大的电源电流，因为电路中的电感，电阻（特别是芯片管脚上的电感，会发生反弹），这类电流相对失常情形来讲实际上便是一种噪声，会影响前级的失常事情。这便是耦合。

去藕电容便是起到一个电池的感化，餍足驱动电路电流的变迁，防止相互间的耦合滋扰。

旁路电容实践也是去藕合的，只是旁路电容普通是指高频旁路，也便是给高频的开关噪声进步一条低阻抗泄防路子。高频旁路电容普通比较小，依据谐振频次普通是0.1u，0.01u等，而去耦合电容普通比较大，是10u或许更大，根据电路中漫衍参数，以及驱动电流的变迁巨细来肯定。

去耦和旁路都可以看做滤波。去耦电容相当于电池，防止因为电流的渐变而使电压降低，相当于滤纹波。详细容值能够依据电流的巨细、冀望的纹波巨细、感化时候的巨细来计较。去耦电容普通都很大，对更高频次的噪声，基础有效。旁路电容便是针对高频来的，也便是利用了电容的频次阻抗特点。电容普通都可以算作一个RLC串连模子。在某个频次，会产生谐振，此时电容的阻抗就即是其ESR。假如看电容的频次阻抗曲线图，就会发明普通都是一个V形的曲线。详细曲线与电容的介质无关，以是抉择旁路电容还要思量电容的介质，一个比拟保险的要领便是多并几个电容。

去耦电容在集成电路电源和地之间的有两个感化：一方面是本集成电路的蓄能电容，另外一方面旁路掉该器件的高频噪声。数字电路中典范的去耦电容值是0.1μF。这个电容的漫衍电感的典型值是5μH。0.1μF的去耦电容有5μH的漫衍电感，它的并行共振频次大约在7MHz摆布，也就是说，关于10MHz如下的噪声有较好的去耦结果，对40MHz以上的噪声几乎不起作用。1μF、10μF的电容，并行共振频次在20MHz以上，去除高频噪声的结果要好一些。每10片摆布集成电路要加一片充放电电容，或1个蓄能电容，可选10μF摆布。最佳不消电解电容，电解电容是两层薄膜卷起来的，这类卷起来的布局在高频时表现为电感。要应用钽电容或聚碳酸酯电容。去耦电容的选用其实不严峻，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。

退耦道理：（去耦即退耦）

高手和长辈们老是奉告咱们如许的教训规则：“在电路板的电源接入端搁置一个1～10μF的电容，滤除低频噪声；在电路板上每一个器件的电源与地线之间搁置一个0.01～0.1μF的电容，滤除高频噪声。”在书店里可以或许失掉的大多数的高速PCB设想、高速数字电路设想的经典教程中也不厌其烦的援用该首选规则（老外俗称Rule of Thumb）。然则为何要如许应用呢？

首先就我的懂得先容两个经常使用的简略观点。

甚么是旁路？旁路（Bypass），是指给旌旗灯号中的某些无害部份供应一条低阻抗的通路。电源中高频滋扰是典范的无用成份，需求将其在进入目的芯片以前提早干掉，普通咱们接纳电容抵达该目标。用于该目标的电容便是所谓的旁路电容（Bypass Capacitor）,它利用了电容的频次阻抗特点（现实电容的频次特点随频次的降低，阻抗下降，这个地球人都晓得），能够看出旁路电容首要针对高频滋扰（高是相对于的，普通觉得20MHz以上为高频滋扰，20MHz以下为低频纹波）。

甚么是退耦？退耦（Decouple）， 最先用于多级电路中，为保障先后级间通报旌旗灯号而不相互影响各级动态事情点的而采用的步伐。在电源中退耦暗示，当芯片外部举行开关行动或输入产生变化时，需 要刹时从电源在线抽取较大电流，该刹时的大电流大概致使电源在线电压的下降，从而惹起对本身和其余器件的滋扰。为了缩小这类滋扰，需要在芯片邻近配置一个 储电的“小池塘”以供应这类刹时的大电流才能。

在电源电路中，旁路和退耦都是为了缩小电源噪声。旁路首要是为了缩小电源上的噪声对器件自身的滋扰（自我维护）；退耦是为了缩小器件发生的噪声对电源的滋扰（家丑不外扬）。有人说退耦是针对低频、旁路是针对高频，我觉得如许说是不正确的，高速芯片外部开关操纵大概高达上GHz，由此惹起对电源线的滋扰显然曾经不属于低频的局限，为此目标的退耦电容异样需求有很好的高频特点。本文如下接头中其实不决心区别退耦和旁路，觉得都是为了滤除噪声，而不论该噪声的起源。

简略说了然旁路和退耦以后，咱们来看看芯片事情时是怎么样在电源线上发生滋扰的。咱们创建一个简略的IO Buffer模子，输入接纳图腾柱IO驱动电路，由两个互补MOS管构成的输入级驱动一个带有串连源端立室电阻的传输线（传输线阻抗为Z0）。

设电源引脚和地引脚的封装电感和引线电感之和分别为：Lv和Lg。两个互补的MOS管（接地的NMOS和接电源的PMOS）简略作为开关应用。假定初始时辰传输在线各点的电压和电流均为零，在某一时辰器件将驱动传输线为高电平，这时器件就需要从电源管脚吸取电流。在时候T1，使PMOS管导通，电流从PCB板上的VCC流入，流经封装电感Lv，超过PMOS管，串连终端电阻，而后流入传输线，输入电流幅度为VCC/（2×Z0）。电流在传输线网络上继续一个残缺的前往（Round-Trip）时候，在时候T2完结。以后全部传输线处于电荷布满状况，不需要额定流入电流来维持。当电流霎时涌过封装电感Lv时，将在芯片外部的电源供应点发生电压被拉低的扰动。该扰动在电源中被称之为同步开关噪声（SSN，Simultaneous Switching Noise；SSO，Simultaneous Switching Output Noise）或Delta I噪声。

在时候T3，封闭PMOS管，这一行动不会致使脉冲噪声的发生，由于在此以前PMOS管始终处于关上状况且没有电流流过的。同时关上NMOS管，这时候传输线、地立体、封装电感Lg以及NMOS管构成一回路，有霎时电流流过开关B，如许在芯片外部的地结点处发生参考电平点被举高的扰动。该扰动在电源体系中被称之为地弹噪声（Ground Bounce，我小我私家读着地tan）。

实践电源体系中存在芯片引脚、PCB走线、电源层、底层等任何互联机都存在必定电感值，是以下面就IC级阐发的SSN和地弹噪声在举行Board Level阐发时，以异样的体式格局存在，而不单单局限于芯片外部。就全部电源漫衍体系来讲（Power Distribute System）来讲，这便是所谓的电源电压陷落噪声。由于芯片输入的开关操纵以及芯片外部的操纵，需求刹时的从电源抽取较大的电流，而电源特点来讲不克不及倏地响应当电流变迁，高速开关电源开关频次也唯一MHz量级。为了保障芯片邻近电源在线的电压不至于由于SSN和地弹噪声下降跨越器件手册划定的容限，这就需要在芯片邻近为高速电流需要供应一个储能电容，这便是咱们所要的退耦电容。

所有思量起点都是为了下降电源地之间的感抗餍足电源最大容抗的条件下），在有刹时大电流流过电源体系时，不至于发生大的噪声滋扰芯片的电源地引脚。

电容频次特点电容器实践等效电路如图1所示此中C为静电容，1Rp泄露电阻，也称为绝缘电阻，值越大（通常在GΩ级以上泄电越小功能也就越靠得住由于Pp平日很大（GΩ级以上），所以在实践使用能够疏忽，Cda和Rda分别为介质吸取电容和介质吸取电阻。介质吸取是一种有滞后性子外部电荷漫衍倏地放电后处于开路状况的电容器复原一部分电荷。