上拉和下拉，对应普通的大众来说，都是一个非常陌生的概念，而在电路产品的研发中，上拉和下来却是一个非常常见的现象。下面我们一起来看看，上拉和下拉对于电阻的影响吧！

　　什么是上拉？我们首先需要对上拉和下拉，进行通俗易懂的解释，让大家都能够直观的了解，什么是上拉，什么是下拉。其实通俗一点来讲的话，上拉就是将一个相对不确定的信号，通过一个电阻钳位在高电平，当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平。而下拉的含义则正好相反，将不确定的信号通过一个电阻钳位在低电平，当一个接有下拉电阻的IO端口设置为输入状态时，它的常态为低电平。它们共同的作用是避免电压的“悬浮”，造成电路的不稳定。

　　因而，我们可以知道，上拉和下来实际上是相对应的，一个事高电平，另一个则是低电平，了解了什么是上拉和下来之后，接下来，我们就来了解一下，上拉和下拉对应电阻都有怎么样的作用？这也是今天，我们要着重为大家介绍的内容。

　　实际上，在真是的电路应用中，上拉和下拉总是交替着设计在电路上，对整个电路还是比较重要的，下面是我们改款的几点上拉和下拉电阻的作用：

　　第一、提高电压的稳定值

　　电路对于电压的稳定是非常重要的，对于很多电路环境来说，稳定的电压就是电子产品寿命长短的关键因素之一，因而在研发的时候，研发人员，会将电压的稳定当做重中之重，然而外部的电压环境会因为环境的客观因素出现波动，这种情况是无法避免的。这个时候，我们就需要在电路中，采用上拉和下拉的设计，最大可能的维持电路中的电压处于一个稳定的状态，其原理是当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值；OC门电路必须加上拉电阻，以提高输出的高电平值。

　　第二、改变电平的电位，常用在TTL-CMOS匹配

　　在CMOS芯片上，为了防止静电造成损坏，不用的引脚不能悬空，一般接上拉电阻降低输入阻抗，提供泄荷通路。同时引脚悬空就比较容易接收外界的电磁干扰。

　　第三、提高芯片输入信号的噪声容限

　　输入端如果是高阻状态，或高阻抗输入端处于悬空状态，此时需要加上拉或下拉电阻，以免受到随机电平的影响，进而影响电路工作。同样，如果输出端处于被动状态，需要加上拉或下拉电阻，如输出端仅仅是一个三极管的集电极，从而提高芯片输入信号的噪声容限，增强抗干扰能力。

　　第四、提高电阻匹配度

　　抑制反射波干扰，长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻使电阻匹配，能有效的抑制反射波干扰。

　　第五、预设空间状态/默认电位

　　在一些CMOS输入端接上拉或下拉电阻是为了预设默认电位。当不用这些引脚时，这些输入端下拉接低电平或上拉接高电平。在I2C等总线上空闲时的状态是由上下拉电阻获得的。

　　第六、增加高电平输出时的驱动能力

　　有的单片机引脚上也常使用上拉电阻。

　　上述所说的几种情况，都是上拉和下来对应电阻的起到的一些作用，当然，在实际的复杂电路中，上拉和下拉还会有更多各种各样的应用，这些都是需要研发人员，不断去测试研发。