在现代模拟集成电路设计中，由于工艺限制（例如28nm以下工艺的最大器件长度限制），设计人员经常需要串联多个短沟道MOSFET来模拟长沟道器件的特性。这些串联连接的MOSFET被称为堆叠式MOSFET或堆叠器件。例如，将三个1μm的MOSFET串联起来，可以得到一个有效沟道长度为3μm的器件。

　　堆叠式MOSFET的挑战

　　虽然堆叠式MOSFET在模拟设计中非常常见，但也带来了一些挑战：

　　电容增加： 由于器件周围互连的增加，导致寄生电容增大。虽然整体栅极面积和栅极电容与非堆叠的等效器件相似，但互连部分会引入额外的寄生电容。

　　面积增大： 与单个长沟道器件相比，堆叠中器件的物理分离增加了整体设计面积。

　　因此，在使用堆叠式MOSFET时，版图的质量变得尤为重要。不良的版图设计会显著增加寄生电容和设计面积，并可能导致电路无法达到预期的性能。版图工程师需要非常仔细地设计此类器件的布局。在先进工艺节点上，版图前和版图后仿真结果差异较大通常就是由于互连寄生效应造成的。

　　实现高质量堆叠式MOSFET布局的方法

　　以下是一些实现高质量堆叠式MOSFET布局的方法：

　　简单堆叠与扩散共享： 对于简单的单指MOSFET堆叠，可以采用扩散共享布局模式。在这种模式下，相邻MOSFET的源极和漏极通过共用的扩散区连接，可以最大程度地减少互连，从而降低寄生电容和面积。然而，对于非常长的有效器件，这种方法可能会导致过长的扩散共享链。

　　长链折叠： 为了解决长扩散共享链的问题，可以将长链折叠成多行。这种方法虽然会增加一些额外的互连，并略微增加电容，但可以有效地控制版图的整体尺寸。

　　双指MOSFET的布局： 当需要使用双指MOSFET以获得更好的匹配时，由于无法通过扩散共享连接，需要采用不同的布局和布线方法。一种常用的方法是以列为单位连接器件，而不是基于行的模式。在这种布局中，一个器件的漏极垂直连接到下一个器件的源极。通过交替器件的参数并在MOSFET的漏极中心和源极中心进行交换，可以在列中的器件之间实现直线布线，从而避免弯曲和额外的过孔。

　　使用m因子： 电路设计人员还可以为堆叠器件指定m因子。m因子表示并联的相同器件的数量。结合堆叠和m因子拓扑，设计人员可以使用大量小型MOSFET构建具有长沟道和宽沟道的器件。

　　关键考虑因素

　　在设计堆叠式MOSFET的布局时，需要注意以下关键因素：

　　最小化互连： 尽可能使用扩散共享，减少金属连线，从而降低寄生电容。

　　对称性： 保持布局的对称性，以提高器件的匹配性能。

　　电流密度： 注意金属连线的电流密度，避免电迁移等可靠性问题。

　　过孔数量： 尽量减少过孔的使用，以降低电阻和电容。

　　版图后仿真： 务必进行版图后仿真，以验证设计是否满足性能要求。

　　总之，堆叠式MOSFET是模拟电路设计中常用的一种技术。通过仔细的布局和布线，可以有效地控制寄生效应，并实现高性能的电路。