随着CMOS工艺从微米级进入90nm、65nm乃至更先进的纳米节点，传统依靠晶体管尺寸缩小获得性能提升的方式逐渐受到限制。沟道长度不断缩短后，短沟道效应、源漏寄生电阻、载流子迁移率下降以及漏电流增加等问题日益突出。

在这种背景下，应变硅（Strained Silicon）技术成为先进CMOS工艺提升晶体管性能的重要手段之一。其核心思路并不是简单改变晶体管尺寸，而是通过在源漏区域引入具有不同晶格常数的材料，使沟道产生受控的机械应力，从而改变硅沟道的能带结构和载流子输运特性。

其中，PMOS通常采用嵌入式SiGe（硅锗）源漏结构来产生压应力，而NMOS则可以采用SiC等材料形成张应力。这种材料选择并不是简单的“一个材料对应一种晶体管”，而是建立在电子、空穴输运特性以及应力方向与沟道晶向之间的匹配关系之上。

一、为什么先进CMOS需要应变工程？

MOSFET的工作速度与沟道载流子的输运能力密切相关。

对于NMOS而言，主要载流子是电子；对于PMOS而言，主要载流子是空穴。晶体管导通时，载流子需要在栅极控制下快速通过沟道，因此载流子迁移率越高，在相同尺寸和驱动条件下通常可以获得更高的驱动电流。

传统硅材料中，电子迁移率明显高于空穴迁移率，这也是NMOS长期以来通常具有更高驱动能力的重要原因之一。

当工艺节点不断缩小时，单纯依靠缩短沟道长度已经越来越难获得理想的性能收益。此时，工程师开始从材料和晶格结构入手，通过人为改变沟道内部的应力状态来改善载流子输运。

简单来说：

PMOS更关注如何利用压应力改善空穴迁移率；
NMOS更关注如何利用张应力改善电子迁移率。

因此，先进CMOS形成了典型的“应变工程”路线。

二、PMOS为什么使用嵌入式SiGe？

1. SiGe最大的特点是晶格常数大于硅

SiGe是硅和锗形成的合金。由于锗原子的晶格尺寸明显大于硅，因此随着Ge含量增加，SiGe的晶格常数也会增大。

在PMOS制造过程中，通常会先对源漏区域进行选择性刻蚀，形成凹槽，然后通过选择性外延技术在这些凹槽中重新生长掺杂SiGe。

由于SiGe晶格尺寸相对较大，而周围仍然是硅材料，外延层受到周围结构的约束，就会形成应变。

这种结构能够向PMOS沟道施加有利于空穴输运的压应力。

可以简单理解为：

大晶格SiGe → 受到硅结构约束 → 产生应变 → 向PMOS沟道施加压应力 → 改善空穴输运。

2. 压应力为什么能够提高PMOS性能？

PMOS沟道中的载流子是空穴，而空穴的输运主要与硅价带结构有关。

没有应变时，硅的价带存在不同能带之间的简并状态。当沟道受到合适方向的压应力后，晶格结构发生变化，价带能级发生分裂，从而改变空穴在不同能带中的分布。

这种能带结构变化能够降低部分散射影响，并改变空穴的有效质量，使空穴在沟道中的输运更加有利。

因此，SiGe并不是简单地“让空穴跑得更快”，而是通过：

晶格应变 → 能带结构变化 → 有效质量与散射机制改变 → 空穴迁移率提高

最终实现PMOS驱动能力的提升。

3. SiGe还可以改善源漏电阻

嵌入式SiGe除了产生沟道应力之外，本身还可以作为PMOS源漏区域的重要材料体系。

PMOS源漏通常需要较高浓度的硼掺杂，而SiGe体系可以提供较好的掺杂工程空间。通过优化Ge含量、外延结构以及掺杂条件，可以降低源漏区域电阻以及相关寄生电阻。

这对于先进节点尤其重要。

因为晶体管尺寸缩小以后，沟道电阻虽然降低，但源漏和接触区域的寄生电阻占比可能越来越明显。如果源漏电阻过大，即使沟道本身具有很高的迁移率，最终测得的驱动电流仍然会受到限制。

因此，SiGe实际上同时承担了两个重要角色：

一是产生压应力改善PMOS沟道迁移率；二是作为高性能源漏材料改善寄生电阻。

三、NMOS为什么需要张应力？

NMOS的情况与PMOS不同。

NMOS的主要载流子是电子，而电子输运对晶格应变同样非常敏感，但最佳应力方向与PMOS并不相同。

对于典型硅基NMOS，通过合适方向的张应力可以改变硅导带的能带结构，使电子更加有利于占据具有较低输运有效质量的能谷，从而改善电子迁移率。

因此，NMOS应变工程的基本思路可以概括为：

产生张应力 → 改变硅导带结构 → 优化电子有效质量与散射 → 提高电子迁移率 → 提升NMOS驱动能力。

这也是为什么NMOS和PMOS不能简单使用完全相同的应变材料。

四、SiC如何用于NMOS应变工程？

SiC与SiGe最大的区别之一，就是其晶格结构和晶格常数体系与硅存在明显差异。

在某些CMOS工艺路线中，可以在NMOS源漏区域形成SiC或含碳硅材料的嵌入式外延结构。

由于外延材料与周围硅材料之间存在晶格失配以及热膨胀系数差异，在特定晶向和结构设计下，可以向NMOS沟道施加有利的张应力。

其基本过程可以理解为：

源漏刻蚀 → 形成凹槽 → 选择性外延SiC/含碳硅材料 → 晶格失配产生应变 → 应力耦合至沟道 → 改善电子输运。

需要特别说明的是，实际先进CMOS中的“SiC”并不等同于功率器件中使用的大块SiC晶圆。

逻辑芯片中的相关材料通常以低浓度碳掺入硅形成的Si或含碳硅外延层等形式出现，其主要目的之一是利用材料应变工程改善NMOS性能，而不是利用SiC作为独立的功率半导体衬底。

这一点在理解先进CMOS应变工程时非常重要。

五、NMOS的张应力究竟改变了什么？

硅的导带存在多个能谷。外加机械应力会改变这些能谷之间的相对能量。

当应力方向和大小经过合理设计后，电子会重新分布到更加有利于沟道输运的能谷中。

与此同时，电子的有效质量以及相关散射机制也会发生变化。

因此，NMOS应变工程并不是简单的“材料导热更好，所以晶体管速度更快”，而主要是通过：

应力 → 能带分裂 → 电子能谷重新分布 → 输运有效质量改变 → 电子迁移率提升

实现晶体管驱动能力的改善。

这一机制也是应变工程能够在不明显增加晶体管面积的情况下获得性能收益的重要原因。

六、SiGe与SiC为什么分别用于PMOS和NMOS？

将两种材料放在一起比较，可以更加直观地理解先进CMOS的材料选择逻辑。

项目	PMOS	NMOS
主要载流子	空穴	电子
主要优化目标	提高空穴迁移率	提高电子迁移率
典型应力方向	压应力	张应力
常见源漏应变材料	SiGe	Si等含碳硅材料
材料特点	晶格常数大于Si	通过碳引入晶格收缩等效应
主要作用	改善价带结构和空穴输运	改善导带结构和电子输运
典型结构	嵌入式SiGe源漏	嵌入式Si源漏